( en | de | ru )

 

Disambiguierung von "Cho, Hyunyoon"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Leveraging Power-Performance Relationship of Energy-Efficient Modern DRAM Devices.

, , , , , und . IEEE Access, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Miyeon Cho

Photooxygenierung in Mikroemulsionen und mit dualen Photokatalysatoren. Uni Köln, (2009)

Seongdon Cho

Myunghun Cho

Eunjung Cho

Soon Cho

 

Weitere Publikationen von Autoren mit dem selben Namen

A 3.2-12.8Gb/s Duty-Cycle Compensating Quadrature Error Corrector for DRAM Interfaces, With Fast Locking and Low Power Characteristics., , , , , , , , , und 4 andere Autor(en). ESSCIRC, Seite 463-466. IEEE, (2021)A 1.2V 30nm 1.6Gb/s/pin 4Gb LPDDR3 SDRAM with input skew calibration and enhanced control scheme., , , , , , , , , und 9 andere Autor(en). ISSCC, Seite 44-46. IEEE, (2012)Leveraging Power-Performance Relationship of Energy-Efficient Modern DRAM Devices., , , , , und . IEEE Access, (2018)A 60-Gb/s/pin single-ended PAM-4 transmitter with timing skew training and low power data encoding in mimicked 10nm class DRAM process., , , , , , , , , und 18 andere Autor(en). CICC, Seite 1-2. IEEE, (2022)A 24Gb/s/pin PAM-4 Built Out Tester chip enabling PAM-4 chips test with NRZ interface ATE., , , , , , , , , und . A-SSCC, Seite 1-3. IEEE, (2021)SOUP-N-SALAD: Allocation-Oblivious Access Latency Reduction with Asymmetric DRAM Microarchitectures., , , , , , und . HPCA, Seite 517-528. IEEE Computer Society, (2017)Understanding power-performance relationship of energy-efficient modern DRAM devices., , , , , und . IISWC, Seite 110-111. IEEE Computer Society, (2017)A 1.2V 12.8GB/s 2Gb mobile Wide-I/O DRAM with 4×128 I/Os using TSV-based stacking., , , , , , , , , und 13 andere Autor(en). ISSCC, Seite 496-498. IEEE, (2011)A 1.2 V 12.8 GB/s 2 Gb Mobile Wide-I/O DRAM With 4 × 128 I/Os Using TSV Based Stacking., , , , , , , , , und 12 andere Autor(en). IEEE J. Solid State Circuits, 47 (1): 107-116 (2012)22.2 An 8.5Gb/s/pin 12Gb-LPDDR5 SDRAM with a Hybrid-Bank Architecture using Skew-Tolerant, Low-Power and Speed-Boosting Techniques in a 2nd generation 10nm DRAM Process., , , , , , , , , und 29 andere Autor(en). ISSCC, Seite 382-384. IEEE, (2020)