( en | de | ru )

 

Disambiguierung von "Saluja, Kewal K."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Diagnosing At-Speed Scan BIST Circuits Using a Low Speed and Low Memory Tester.

, , , und . IEEE Trans. Very Large Scale Integr. Syst., 15 (7): 790-800 (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Heinz Kewald

Kewal Krishen Mehta

Aman K K Bhasin

K Schweizerhof

K Schaber

 

Weitere Publikationen von Autoren mit dem selben Namen

Routing TCP Flows in Underwater Mesh Networks., , und . IEEE J. Sel. Areas Commun., 29 (10): 2022-2032 (2011)Fault Simulation and Test Generation for Transistor Shorts Using Stuck-at Test Tools., , , , und . IEICE Trans. Inf. Syst., 91-D (3): 690-699 (2008)Optimal Test Scheduling Formulation under Power Constraints with Dynamic Voltage and Frequency Scaling., und . J. Electron. Test., 30 (5): 569-580 (2014)An Algorithm for Diagnosing Transistor Shorts Using Gate-level Simulation., , , , und . IPSJ Trans. Syst. LSI Des. Methodol., (2009)Theory, Analysis and Implementation of an On-Line BIST Technique., und . VLSI Design, 1 (1): 9-22 (1993)Critical-Path-Aware X-Filling for Effective IR-Drop Reduction in At-Speed Scan Testing., , , , , und . DAC, Seite 527-532. IEEE, (2007)An Algorithm to Test Rams for Physical Neighborhood Pattern Sensitive Faults., und . ITC, Seite 675-684. IEEE Computer Society, (1991)Easily Testable Two-Dimensional Cellular Logic Arrays., und . IEEE Trans. Computers, 23 (11): 1204-1207 (1974)Testing Computer Hardware through Data Compression in Space and Time., und . ITC, Seite 83-88. IEEE Computer Society, (1983)Instruction-based delay fault self-testing of pipelined processor cores., , , und . ISCAS (6), Seite 5686-5689. IEEE, (2005)