( en | de | ru )

 

Disambiguierung von "Brisk, Philip"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An EDA-friendly protection scheme against side-channel attacks.

, , , , , und . DATE, Seite 410-415. EDA Consortium San Jose, CA, USA / ACM DL, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Paul Brisken

Magnus Briskorn

Rudolf Briske

Kathrin Brisken

Ana Briski

 

Weitere Publikationen von Autoren mit dem selben Namen

Path scheduling on digital microfluidic biochips., und . DAC, Seite 26-35. ACM, (2012)Reducing the pressure on routing resources of FPGAs with generic logic chains., , , und . FPGA, Seite 237-246. ACM, (2011)Reducing the cost of floating-point mantissa alignment and normalization in FPGAs., , , , , und . FPGA, Seite 255-264. ACM, (2012)Reducing Microfluidic Very Large Scale Integration (mVLSI) Chip Area by Seam Carving., , und . ACM Great Lakes Symposium on VLSI, Seite 459-462. ACM, (2017)Way Stealing: A Unified Data Cache and Architecturally Visible Storage for Instruction Set Extensions., , , und . IEEE Trans. Very Large Scale Integr. Syst., 22 (1): 62-75 (2014)MPSoC Design Using Application-Specific Architecturally Visible Communication., , , und . HiPEAC, Volume 5409 von Lecture Notes in Computer Science, Seite 183-197. Springer, (2009)A Low-Cost Field-Programmable Pin-Constrained Digital Microfluidic Biochip., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 33 (11): 1657-1670 (2014)Exploiting fast carry-chains of FPGAs for designing compressor trees., , und . FPL, Seite 242-249. IEEE, (2009)Automatic Application of Power Analysis Countermeasures., , , , , und . IEEE Trans. Computers, 64 (2): 329-341 (2015)Virtual Ways: Low-Cost Coherence for Instruction Set Extensions with Architecturally Visible Storage., , , , und . ACM Trans. Archit. Code Optim., 11 (2): 15:1-15:26 (2014)