( en | de | ru )

 

Disambiguierung von "Zheng, Qilin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Hybrid Digital/Analog Memristor-based Computing Architecture for Sparse Deep Learning Acceleration.

, , , , , und . ISCAS, Seite 1-5. IEEE, (2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zheng-Zheng Kuang

Xing Zheng

Jiarong Zheng

Xu Zheng

Nanxi Zheng

 

Weitere Publikationen von Autoren mit dem selben Namen

SiDA: Sparsity-Inspired Data-Aware Serving for Efficient and Scalable Large Mixture-of-Experts Models., , , , , , , , , und . CoRR, (2023)Accelerating Sparse Attention with a Reconfigurable Non-volatile Processing-In-Memory Architecture., , , , , und . DAC, Seite 1-6. IEEE, (2023)Lattice: An ADC/DAC-less ReRAM-based Processing-In-Memory Architecture for Accelerating Deep Convolution Neural Networks., , , , , , , , und . DAC, Seite 1-6. IEEE, (2020)MobiLattice: A Depth-wise DCNN Accelerator with Hybrid Digital/Analog Nonvolatile Processing-In-Memory Block., , , , , , , und . ICCAD, Seite 104:1-104:9. IEEE, (2020)EMS-i: An Efficient Memory System Design with Specialized Caching Mechanism for Recommendation Inference., , , , , und . ACM Trans. Embed. Comput. Syst., 22 (5s): 100:1-100:22 (Oktober 2023)Quantum algorithm and experimental demonstration for the subset sum problem., , , , , , , , , und 1 andere Autor(en). Sci. China Inf. Sci., 65 (8): 1-14 (2022)Improving the Robustness and Efficiency of PIM-Based Architecture by SW/HW Co-Design., , , und . ASP-DAC, Seite 618-623. ACM, (2023)Processing-in-Memory Technology for Machine Learning: From Basic to ASIC., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 69 (6): 2598-2603 (2022)Hybrid Digital/Analog Memristor-based Computing Architecture for Sparse Deep Learning Acceleration., , , , , und . ISCAS, Seite 1-5. IEEE, (2024)Hiearchical Crossbar Design for ReRAM based Write Variation Inhibition on-chip learning., , , , , und . NVMTS, Seite 1-3. IEEE, (2018)