( en | de | ru )

 

Disambiguierung von "Bertulessi, Luca"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Concurrent Effect of Redundancy and Switching Algorithms in SAR ADCs.

, , , , , , und . ISCAS, Seite 900-904. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Luca Tranchini

Luca Rizzini

Luca Tuninetti

Luca Criscuolo

Luca Haiberger

 

Weitere Publikationen von Autoren mit dem selben Namen

A 10.2-ENOB, 150-MS/s Redundant SAR ADC With a Quasi-Monotonic Switching Algorithm for Time-Interleaved Converters., , , , , , , , und . NEWCAS, Seite 20-24. IEEE, (2022)32.8 A 98.4fs-Jitter 12.9-to-15.1GHz PLL-Based LO Phase-Shifting System with Digital Background Phase-Offset Correction for Integrated Phased Arrays., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 456-458. IEEE, (2021)A 12.9-to-15.1GHz Digital PLL Based on a Bang-Bang Phase Detector with Adaptively Optimized Noise Shaping Achieving 107.6fs Integrated Jitter., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 445-447. IEEE, (2021)A 76.7fs-lntegrated-Jitter and -71.9dBc In-Band Fractional-Spur Bang-Bang Digital PLL Based on an Inverse-Constant-Slope DTC and FCW Subtractive Dithering., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 78-79. IEEE, (2023)A 3.7-to-4.1GHz Narrowband Digital Bang-Bang PLL with a Multitaps LMS Algorithm to Automatically Control the Bandwidth Achieving 183fs Integrated Jitter., , , und . A-SSCC, Seite 1-3. IEEE, (2021)A 2GS/s 11b 8x Interleaved ADC with 9.2 ENOB and 69.9dB SFDR in 28nm CMOS., , , , , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)Frequency synthesizers based on PLLs for cellular radio applications.. Polytechnic University of Milan, Italy, (2020)A 30GHz Digital Sub-Sampling Fractional-N PLL with 198fsrms Jitter in 65nm LP CMOS., , , , , , , und . ISSCC, Seite 268-270. IEEE, (2019)A 9GHz 72fs-Total-lntegrated-Jitter Fractional-N Digital PLL with Calibrated Frequency Quadrupler., , , , , , , , , und 3 andere Autor(en). CICC, Seite 1-2. IEEE, (2022)A 68.6fsrms-Total-integrated-Jitter and 1.5µs-LocKing-Time Fractional-N Bang-Bang PLL Based on Type-II Gear Shifting and Adaptive Frequency Switching., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2022)