( en | de | ru )

 

Disambiguierung von "Callegaro, Vinicius"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Efficient transistor-level design of CMOS gates.

, , , , , und . ACM Great Lakes Symposium on VLSI, Seite 191-196. ACM, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Vinícius Liebel

Vinícius Maran

Vinicius Malatesta

Vinicius Mariano Carvalho

Vinicius Kannen Cardoso

 

Weitere Publikationen von Autoren mit dem selben Namen

SwitchCraft: a framework for transistor network design., , , , , und . SBCCI, Seite 49-53. ACM, (2010)Graph-Based Transistor Network Generation Method for Supergate Design., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 24 (2): 692-705 (2016)Area impact analysis of via-configurable regular fabric for digital integrated circuit design., , , , , und . SBCCI, Seite 103-108. ACM, (2011)Transistor-level optimization of CMOS complex gates., , , , , und . LASCAS, Seite 1-4. IEEE, (2013)Improving the methodology to build non-series-parallel transistor arrangements., , , , , und . SBCCI, Seite 1-6. IEEE, (2013)SOP based logic synthesis for memristive IMPLY stateful logic., , , und . ICCD, Seite 228-235. IEEE Computer Society, (2015)Efficient method to compute minimum decision chains of Boolean functions., , , und . ACM Great Lakes Symposium on VLSI, Seite 419-422. ACM, (2011)Read-polarity-once Boolean functions., , , und . SBCCI, Seite 1-6. IEEE, (2013)Four-Level Forms for Memristive Material Implication Logic., , , und . IEEE Trans. Very Large Scale Integr. Syst., 27 (5): 1228-1232 (2019)KL-cut based digital circuit remapping., , , , und . NORCHIP, Seite 1-4. IEEE, (2012)