( en | de | ru )

 

Disambiguierung von "Reis, André Inácio"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Graph-Based Transistor Network Generation Method for Supergate Design.

, , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 24 (2): 692-705 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

André Reis

André Reis

Andre Reis

Inácio Barros

Isabel Inácio

 

Weitere Publikationen von Autoren mit dem selben Namen

Constructive AIG optimization considering input weights., , und . ISQED, Seite 769-776. IEEE, (2011)Technology Mapping for Circuits with Simple Cells., , und . ISCAS, Seite 1-5. IEEE, (2018)A comparative study of CMOS gates with minimum transistor stacks., , , , und . SBCCI, Seite 93-98. ACM, (2007)Efficient method to compute minimum decision chains of Boolean functions., , , und . ACM Great Lakes Symposium on VLSI, Seite 419-422. ACM, (2011)Exact Benchmark Circuits for Logic Synthesis., , , , , , und . IEEE Des. Test, 37 (3): 51-58 (2020)Tool integration using the web-services approach., , , und . ACM Great Lakes Symposium on VLSI, Seite 337-340. ACM, (2005)SIFU! - A Didactic Stuck-at Fault Simulator., , und . MSE, Seite 93-94. IEEE Computer Society, (2003)Fast disjoint transistor networks from BDDs., , , , , und . SBCCI, Seite 137-142. ACM, (2006)SOP based logic synthesis for memristive IMPLY stateful logic., , , und . ICCD, Seite 228-235. IEEE Computer Society, (2015)Self-checking test circuits for latches and flip-flops., , , und . IOLTS, Seite 210-213. IEEE Computer Society, (2011)