( en | de | ru )

 

Disambiguierung von "Sato, Yasuo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
On-Chip Delay Measurement for In-Field Test of FPGAs.

, , und . PRDC, Seite 130-137. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yasuo Kamata

Yasuo Tokunaga

Makoto Sato

Yasuo Nakayama

Nobuko Sato

 

Weitere Publikationen von Autoren mit dem selben Namen

Scan-Out Power Reduction for Logic BIST., , , und . IEICE Trans. Inf. Syst., 96-D (9): 2012-2020 (2013)On-Chip Delay Measurement for In-Field Test of FPGAs., , und . PRDC, Seite 130-137. IEEE, (2019)Good Die Prediction Modelling from Limited Test Items., , , und . ITC-Asia, Seite 115-120. IEEE, (2018)Not all Delay Tests Are the Same - SDQL Model Shows True-Time., , , , , und . ATS, Seite 147-152. IEEE, (2006)An evaluation of defect-oriented test: WELL-controlled low voltage test., , , , und . ITC, Seite 1059-1067. IEEE Computer Society, (2001)An Approach to Improve the Resolution of Defect-Based Diagnosis., , , , und . Asian Test Symposium, Seite 123-. IEEE Computer Society, (2001)On Achieving Capture Power Safety in At-Speed Scan-Based Logic BIST., , , , , , und . Asian Test Symposium, Seite 19-24. IEEE Computer Society, (2013)An On-Chip Digital Environment Monitor for Field Test., , , und . ATS, Seite 254-257. IEEE Computer Society, (2014)A Flexible Power Control Method for Right Power Testing of Scan-Based Logic BIST., , , , und . ATS, Seite 203-208. IEEE Computer Society, (2016)Effective Post-BIST Fault Diagnosis for Multiple Faults., , , , , , und . DFT, Seite 401-109. IEEE Computer Society, (2006)