( en | de | ru )

 

Disambiguierung von "Ribas, Renato P."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analytical logical effort formulation for minimum active area under delay constraints.

, , , und . SBCCI, Seite 1-6. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Maristella Ribas

Cesar Ribas Cezar

Renato Pasold

Renato Hasche

Renato Meola

 

Weitere Publikationen von Autoren mit dem selben Namen

SwitchCraft: a framework for transistor network design., , , , , und . SBCCI, Seite 49-53. ACM, (2010)A Benchmark Suite to Jointly Consider Logic Synthesis and Physical Design., , , und . ISPD, Seite 185-192. ACM, (2015)A Two-Level Approximate Logic Synthesis Combining Cube Insertion and Removal., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (11): 5126-5130 (2022)Performance evaluation of optimized transistor networks built using independent-gate FinFET., , , , und . LASCAS, Seite 227-230. IEEE, (2016)Graph-Based Transistor Network Generation Method for Supergate Design., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 24 (2): 692-705 (2016)On-silicon validation of a benchmark generation methodology for effectively evaluating combinational cell library design., , , , , und . LATS, Seite 135-140. IEEE, (2016)Exact lower bound for the number of switches in series to implement a combinational logic cell., , , und . ICCD, Seite 357-362. IEEE Computer Society, (2005)Impact and optimization of lithography-aware regular layout in digital circuit design., , , , und . ICCD, Seite 279-284. IEEE Computer Society, (2011)KL-Cuts: A new approach for logic synthesis targeting multiple output blocks., , , und . DATE, Seite 777-782. IEEE Computer Society, (2010)Improvements on the detection of false paths by using unateness and satisfiability., , , und . SBCCI, Seite 192-197. ACM, (2010)