( en | de | ru )

 

Disambiguierung von "Testa, Eleonora"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Practical exact synthesis.

, , , , , , und . DATE, Seite 309-314. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Claudio Testa

Alessandro Testa

Giovanni Andrea Testa

Laurent Testard

Eleonora Meyer

 

Weitere Publikationen von Autoren mit dem selben Namen

Three-Input Gates for Logic Synthesis., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 40 (10): 2184-2188 (2021)Reducing the Multiplicative Complexity in Logic Networks for Cryptography and Security Applications., , , und . DAC, Seite 74. ACM, (2019)A Hybrid Method for Spectral Translation Equivalent Boolean Functions., , und . PACRIM, Seite 1-6. IEEE, (2019)Scalable Boolean Methods in a Modern Synthesis Flow., , , , , , , , und . DATE, Seite 1643-1648. IEEE, (2019)Scalable Generic Logic Synthesis: One Approach to Rule Them All., , , , , , und . DAC, Seite 70. ACM, (2019)LUT-Based Optimization For ASIC Design Flow., , , , , , , , und . DAC, Seite 871-876. IEEE, (2021)Majority logic synthesis., , , , , und . ICCAD, Seite 79. ACM, (2018)Multiplier Architectures: Challenges and Opportunities with Plasmonic-based Logic : (Special Session Paper)., , , , , , und . DATE, Seite 133-138. IEEE, (2020)Size Optimization of MIGs with an Application to QCA and STMG Technologies., , , , und . NANOARCH, Seite 157-162. ACM, (2018)SAT-Sweeping Enhanced for Logic Synthesis., , , , , , , , und . DAC, Seite 1-6. IEEE, (2020)