( en | de | ru )

 

Disambiguierung von "Huang, Shanshi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
DNN+NeuroSim V2.0: An End-to-End Benchmarking Framework for Compute-in-Memory Accelerators for On-Chip Training.

, , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 40 (11): 2306-2319 (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Josef Huang

Pa Huang

Ying Huang

Haowei Huang

Feiqing Huang

 

Weitere Publikationen von Autoren mit dem selben Namen

DNN+NeuroSim V2.0: An End-to-End Benchmarking Framework for Compute-in-Memory Accelerators for On-Chip Training., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 40 (11): 2306-2319 (2021)DNN+NeuroSim V2.0: An End-to-End Benchmarking Framework for Compute-in-Memory Accelerators for On-chip Training., , , , und . CoRR, (2020)A Runtime Reconfigurable Design of Compute-in-Memory-Based Hardware Accelerator for Deep Learning Inference., , , , und . ACM Trans. Design Autom. Electr. Syst., 26 (6): 45:1-45:18 (2021)A Two-way SRAM Array based Accelerator for Deep Neural Network On-chip Training., , , , , , , , , und . DAC, Seite 1-6. IEEE, (2020)Mitigating Adversarial Attack for Compute-in-Memory Accelerator Utilizing On-chip Finetune., , und . NVMSA, Seite 1-6. IEEE, (2021)Compute-in-Memory with Emerging Nonvolatile-Memories: Challenges and Prospects., , , und . CICC, Seite 1-4. IEEE, (2020)A Runtime Reconfigurable Design of Compute-in-Memory based Hardware Accelerator., , , , und . DATE, Seite 932-937. IEEE, (2021)XOR-CIM: Compute-In-Memory SRAM Architecture with Embedded XOR Encryption., , , , und . ICCAD, Seite 77:1-77:6. IEEE, (2020)A 40nm Analog-Input ADC-Free Compute-in-Memory RRAM Macro with Pulse-Width Modulation between Sub-arrays., , , und . VLSI Technology and Circuits, Seite 266-267. IEEE, (2022)Overcoming Challenges for Achieving High in-situ Training Accuracy with Emerging Memories., , , , und . DATE, Seite 1025-1030. IEEE, (2020)