Autor der Publikation

O test methods using 29nm process and TSV.

D. Lee, K. Kim, K. Kim, H. Kim, J. Kim, Y. Park, J. Kim, D. Kim, H. Park, J. Shin, J. Cho, K. Kwon, M. Kim, J. Lee, K. Park, B. Chung, und S. Hong. ISSCC, Seite 432-433. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dong-Uk Kim

Uk Han Lee

Dong Su Lee

Dong-Ki Lee

Dong-Seup Lee

Weitere Publikationen von Autoren mit dem selben Namen

A 1.6V 3.3Gb/s GDDR3 DRAM with dual-mode phase- and delay-locked loop using power-noise management with unregulated power supply in 54nm CMOS.H. Lee, W. Yun, Y. Choi, H. Choi, J. Lee, K. Kim, S. Kang, J. Yang, J. Kang, H. Lee und 14 andere Autor(en). ISSCC, Seite 140-141. IEEE, (2009)Session 25 Overview: DRAM Memory Subcommittee.D. Lee, B. Rong, und K. Kim. ISSCC, Seite 342-343. IEEE, (2021)25.2 A 1.2V 8Gb 8-channel 128GB/s high-bandwidth memory (HBM) stacked DRAM with effective microbump I/O test methods using 29nm process and TSV.D. Lee, K. Kim, K. Kim, H. Kim, J. Kim, Y. Park, J. Kim, D. Kim, H. Park, J. Shin und 7 andere Autor(en). ISSCC, Seite 432-433. IEEE, (2014)22.3 A 128Gb 8-High 512GB/s HBM2E DRAM with a Pseudo Quarter Bank Structure, Power Dispersion and an Instruction-Based At-Speed PMBIST.D. Lee, H. Cho, J. Kim, Y. Ku, S. Oh, C. Kim, H. Kim, W. Lee, T. Kim, T. Yun und 27 andere Autor(en). ISSCC, Seite 334-336. IEEE, (2020)A 0.1-to-1.5GHz 4.2mW All-Digital DLL with Dual Duty-Cycle Correction Circuit and Update Gear Circuit for DRAM in 66nm CMOS Technology.W. Yun, H. Lee, D. Shin, S. Kang, J. Yang, H. Lee, D. Lee, S. Sim, Y. Kim, W. Choi und 12 andere Autor(en). ISSCC, Seite 282-283. IEEE, (2008)Electrical Characterization of Nano-Floating Gated Silicon-on-Insulator Memory with In2O3 Nano-Particles Embedded in Polyimide Insulator.D. Lee, S. Kim, T. Lee, E. Kim, H. Koo, W. Cho, und Y. Kim. IEICE Trans. Electron., 91-C (5): 747-750 (2008)Long-Term Chemical Aging of Hybrid Halide PerovskitesB. wook Park, D. Lee, D. Jung, W. Yang, T. Vu, T. Shin, J. Baik, C. Hwang, E. Kim, und S. Seok. Nano Letters, (Juli 2019)Design considerations of HBM stacked DRAM and the memory architecture extension.D. Lee, K. Lee, Y. Lee, K. Kim, J. Kang, J. Lee, und J. Chun. CICC, Seite 1-8. IEEE, (2015)A 192-Gb 12-High 896-GB/s HBM3 DRAM with a TSV Auto-Calibration Scheme and Machine-Learning-Based Layout Optimization.M. Park, H. Cho, T. Yun, S. Byeon, Y. Koo, S. Yoon, D. Lee, S. Choi, J. Park, J. Lee und 39 andere Autor(en). ISSCC, Seite 444-446. IEEE, (2022)A 2.5Gb/s/pin 256Mb GDDR3 SDRAM with Series Pipelined CAS Latency Control and Dual-Loop Digital DLL.D. Lee, H. Lee, K. Kwean, Y. Choi, H. Moon, S. Kwack, S. Kang, K. Kim, Y. Kim, Y. Choi und 3 andere Autor(en). ISSCC, Seite 547-556. IEEE, (2006)

BibSonomy

Disambiguierung von "Lee, Dong-Uk"