( en | de | ru )

 

Disambiguierung von "Song, Indal"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design of non-contact 2Gb/s I/O test methods for high bandwidth memory (HBM).

, , , , , , , , , , , , , , , , , , und . A-SSCC, Seite 169-172. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Song Song

Song Song

Song-Hak Song-Schreff

Song Jiang

Jianzhong Song

 

Weitere Publikationen von Autoren mit dem selben Namen

Dual-loop 2-step ZQ calibration for dedicated power supply voltage in LPDDR4 SDRAM., , , , , , , , , und 25 andere Autor(en). A-SSCC, Seite 153-156. IEEE, (2017)An Enhanced Built-off-Test Transceiver with Wide-range, Self-calibration Engine for 3.2 Gb/s/pin DDR4 SDRAM., , , , , , , , , und 7 andere Autor(en). A-SSCC, Seite 139-142. IEEE, (2018)A sub-0.85V, 6.4GBP/S/Pin TX-Interleaved Transceiver with Fast Wake-Up Time Using 2-Step Charging Control and VOHCalibration in 20NM DRAM Process., , , , , , , , , und 16 andere Autor(en). VLSI Circuits, Seite 147-148. IEEE, (2018)17.7 A digital DLL with hybrid DCC using 2-step duty error extraction and 180° phase aligner for 2.67Gb/S/pin 16Gb 4-H stack DDR4 SDRAM with TSVs., , , , , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)23.2 A 5Gb/s/pin 8Gb LPDDR4X SDRAM with power-isolated LVSTL and split-die architecture with 2-die ZQ calibration scheme., , , , , , , , , und 27 andere Autor(en). ISSCC, Seite 390-391. IEEE, (2017)Design of non-contact 2Gb/s I/O test methods for high bandwidth memory (HBM)., , , , , , , , , und 9 andere Autor(en). A-SSCC, Seite 169-172. IEEE, (2016)Design technologies for a 1.2V 2.4Gb/s/pin high capacity DDR4 SDRAM with TSVs., , , , , , , , , und 1 andere Autor(en). VLSIC, Seite 1-2. IEEE, (2014)