( en | de | ru )

 

Disambiguierung von "Wambacq, Piet"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 67mW D-band FMCW I/Q Radar Receiver with an N-path Spillover Notch Filter in 28nm CMOS.

, , , , , , und . ESSCIRC, Seite 471-474. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Piet Jonas

Piet Engelke

Piet Hensel

Piet Hensel

Piet Meerendonk

 

Weitere Publikationen von Autoren mit dem selben Namen

An 80 GHz Low-Noise Amplifier Resilient to the TX Spillover in Phase-Modulated Continuous-Wave Radars., , , , , , , und . IEEE J. Solid State Circuits, 51 (5): 1141-1153 (2016)Digital ground bounce reduction by supply current shaping and clock frequency Modulation., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 24 (1): 65-76 (2005)Flicker noise upconversion mechanisms in K-band CMOS VCOs., , , und . A-SSCC, Seite 1-4. IEEE, (2015)Clock tree optimization in synchronous CMOS digital circuits for substrate noise reduction using folding of supply current transients., , , , , , und . DAC, Seite 399-404. ACM, (2002)A Compact K-band, Asymmetric Coupler-based, Switchless Transmit-Receive Front-End in 0.15μm GaN-on-SiC Technology., , , , und . ESSCIRC, Seite 457-460. IEEE, (2023)Modeling FinFET metal gate stack resistance for 14nm node and beyond., , , , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)A 400 μW 4.7-to-6.4GHz VCO under an Above-IC Inductor in 45nm CMOS., , , , und . ISSCC, Seite 536-537. IEEE, (2008)Digital Ground Bounce Reduction by Phase Modulation of the Clock., , , , , und . DATE, Seite 88-93. IEEE Computer Society, (2004)A Single-Channel, 600-MS/s, 12-b, Ringamp-Based Pipelined ADC in 28-nm CMOS., , , , und . IEEE J. Solid State Circuits, 54 (2): 403-416 (2019)A 247 and 272 GHz Two-Stage Regenerative Amplifiers in 65 nm CMOS with 18 and 15 dB Gain Based on Double-Gmax Gain Boosting Technique., , , , , und . VLSI Circuits, Seite 1-2. IEEE, (2020)