Autor der Publikation

A comprehensive high-level synthesis system for control-flow intensive behaviors.

, , , , , , , , und . ACM Great Lakes Symposium on VLSI, Seite 11-14. ACM, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Scalable Boolean Methods in a Modern Synthesis Flow., , , , , , , , und . DATE, Seite 1643-1648. IEEE, (2019)Register binding-based RTL power management for control-flow intensive designs., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (8): 1175-1183 (2004)Static and Dynamic Variable Voltage Scheduling Algorithms for Real-Time Heterogeneous Distributed Embedded Systems., und . ASP-DAC/VLSI Design, Seite 719-. IEEE Computer Society, (2002)Logic optimization and synthesis: Trends and directions in industry., , , und . DATE, Seite 1303-1305. IEEE, (2017)Simultaneous Dynamic Voltage Scaling of Processors and Communication Links in Real-Time Distributed Embedded Systems., , und . IEEE Trans. Very Large Scale Integr. Syst., 15 (4): 427-437 (2007)LUT-Based Optimization For ASIC Design Flow., , , , , , , , und . DAC, Seite 871-876. IEEE, (2021)Improving LUT-based optimization for ASICs., , , , , , und . DAC, Seite 421-426. ACM, (2022)Power-Conscious Joint Scheduling of Periodic Task Graphs and Aperiodic Tasks in Distributed Real-Time Embedded Systems., und . ICCAD, Seite 357-364. IEEE Computer Society, (2000)Integrated ESOP Refactoring for Industrial Designs., , , , , und . ICECS, Seite 369-372. IEEE, (2018)Improvements to boolean resynthesis., , , , , , , und . DATE, Seite 755-760. IEEE, (2018)