Autor der Publikation

On the Fitting and Improvement of RRAM Stanford-Based Model Parameters Using TiN/Ti/HfO2/W Experimental Data.

, , , , und . DCIS, Seite 1-6. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Analysis of Bridging Defects in Sequential CMOS Circuits and their Current Testability., und . EDAC-ETC-EUROASIC, Seite 356-360. IEEE Computer Society, (1994)Gate Leakage Impact on Full Open Defects in Interconnect Lines., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 19 (12): 2209-2220 (2011)Bridging Defects Resistance Measurements in a CMOS Process., , und . ITC, Seite 892-899. IEEE Computer Society, (1992)Estimation of the Defective IDDQ Caused by Shorts in Deep-Submicron CMOS ICs., und . DATE, Seite 490-494. IEEE Computer Society, (1998)Test Escapes of Stuck-Open Faults Caused by Parasitic Capacitances and Leakage Currents., , und . IEEE Trans. Very Large Scale Integr. Syst., 24 (5): 1739-1748 (2016)Quiescent current analysis and experimentation of defective CMOS circuits., , , , und . J. Electron. Test., 3 (4): 337-348 (1992)Post-bond test of Through-Silicon Vias with open defects., , und . ETS, Seite 1-6. IEEE, (2014)Power-aware voltage tuning for STT-MRAM reliability., , , , , , und . ETS, Seite 1-6. IEEE, (2015)Diagnosis of full open defects in interconnect lines with fan-out., , , , , und . European Test Symposium, Seite 233-238. IEEE Computer Society, (2010)Delay caused by resistive opens in interconnecting lines., , und . Integr., 42 (3): 286-293 (2009)