( en | de | ru )

 

Disambiguierung von "Fujita, Tetsuya"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 60-mW MPEG4 video codec using clustered voltage scaling with variable supply-voltage scheme.

, , , , , , , , , , , , , , , , , und . IEEE J. Solid State Circuits, 33 (11): 1772-1780 (1998)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Toko Fujita

Tetsuya Takahashi

Buntaro Fujita

Masayuki Fujita

Tetsuya Mizutani

 

Weitere Publikationen von Autoren mit dem selben Namen

Improvement of Factor Model with Text Information Based on Factor Model Construction Process., , , und . IIMSS, Volume 254 von Frontiers in Artificial Intelligence and Applications, Seite 222-230. IOS Press, (2013)A 60-mW MPEG4 video codec using clustered voltage scaling with variable supply-voltage scheme., , , , , , , , , und 8 andere Autor(en). IEEE J. Solid State Circuits, 33 (11): 1772-1780 (1998)MASA: A Multithreaded Processor Architecture for Parallel Symbolic Computing., und . ISCA, Seite 443-451. IEEE Computer Society, (1988)A conditional clocking flip-flop for low power H.264/MPEG-4 audio/visual codec LSI., , , , , , , , , und 1 andere Autor(en). CICC, Seite 527-530. IEEE, (2005)Substrate noise influence on circuit performance in variable threshold-voltage scheme., , , , , , und . ISLPED, Seite 309-312. IEEE, (1996)A 0.9-V, 150-MHz, 10-mW, 4 mm2, 2-D discrete cosine transform core processor with variable threshold-voltage (VT) scheme., , , , , , , , , und 3 andere Autor(en). IEEE J. Solid State Circuits, 31 (11): 1770-1779 (1996)A single-chip 802.11a MAC/PHY with a 32-b RISC processor., , , , , , und . IEEE J. Solid State Circuits, 38 (11): 2001-2009 (2003)A 222mW H.264 Full-HD decoding application processor with x512b stacked DRAM in 40nm., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 326-327. IEEE, (2010)A 77% energy-saving 22-transistor single-phase-clocking D-flip-flop with adaptive-coupling configuration in 40nm CMOS., , , und . ISSCC, Seite 338-340. IEEE, (2011)Conditional Data Mapping Flip-Flops for Low-Power and High-Performance Systems., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 14 (12): 1379-1383 (2006)