Autor der Publikation

Novel Operation Scheme for Suppressing Disturb in HfO2-based FeFET Considering Charge- Trapping-Coupled Polarization Dynamics.

, , , , , , , , , , und . IRPS, Seite 1-5. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Comprehensive Analysis of Hole-Trapping in SiN Films with a Wide Range of Time Constants Based on Dynamic C-V., , , , , und . IRPS, Seite 1-7. IEEE, (2023)New Insights into the Imprint Effect in FE-HfO2 and its Recovery., , , , , , , , , und 3 andere Autor(en). IRPS, Seite 1-7. IEEE, (2019)Side and Corner Region Non-Uniformities in Grown SiO2 and Their Implications on Current, Capacitance and Breakdown Characteristics., , , , , , , , , und . IRPS, Seite 36. IEEE, (2024)Investigation of the Impact of Ferroelectricity Boosted Gate Stacks for 3D NAND on Short Time Data Retention and Endurance., , , , , , , , , und . IRPS, Seite 1-6. IEEE, (2024)Demonstration of Recovery Annealing on 7-Bits per Cell 3D Flash Memory at Cryogenic Operation for Bit Cost Scalability and Sustainability., , , , , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)Insight to Data Retention loss in ferroelectric Hf0.5Zr0.5O2 pFET and nFET from simultaneous PV and IV measurements., , , , , , , , , und . VLSI Technology and Circuits, Seite 340-342. IEEE, (2022)Toward 7 Bits per Cell: Synergistic Improvement of 3D Flash Memory by Combination of Single-crystal Channel and Cryogenic Operation., , , , , , , , und . IMW, Seite 1-4. IEEE, (2022)Future route presentation to autonomous mobile wheelchair passengers using the movement of vibrotactile stimuli., , , und . SICE, Seite 749-754. IEEE, (2022)Study on mechanism of thermal curing in ultra-thin gate dielectrics., , und . IRPS, Seite 3. IEEE, (2018)Error Tolerance Analysis of Deep Learning Hardware Using a Restricted Boltzmann Machine Toward Low-Power Memory Implementation., , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 64-II (4): 462-466 (2017)