( en | de | ru )

 

Disambiguierung von "Kuang, Jente B."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
SRAM bitline circuits on PD SOI: advantages and concerns.

, , , , , , , und . IEEE J. Solid State Circuits, 32 (6): 837-844 (1997)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jente Brünjes

Pei Kuang

Alfred Jenter

Walter Christian Jenter

Matthias Jenter

 

Weitere Publikationen von Autoren mit dem selben Namen

Fine-grained power managed dual-thread vector scalar unit for the first-generation CELL processor., , , , , , , , , und 7 andere Autor(en). CICC, Seite 235-238. IEEE, (2005)SRAM device and cell co-design considerations in a 14nm SOI FinFET technology., , , , , , , und . ISCAS, Seite 2339-2342. IEEE, (2013)A 32nm 0.5V-supply dual-read 6T SRAM., , , , , , , , , und 5 andere Autor(en). CICC, Seite 1-4. IEEE, (2010)The Design and Characterization of a Half-Volt 32 nm Dual-Read 6T SRAM., , , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 58-I (9): 2010-2016 (2011)Gate Leakage Effects on Yield and Design Considerations of PD/SOI SRAM Designs., , , , , , , und . ISQED, Seite 33-40. IEEE Computer Society, (2007)Statistical yield analysis of silicon-on-insulator embedded DRAM., , , , , , , und . ISQED, Seite 190-194. IEEE Computer Society, (2009)SRAM bitline circuits on PD SOI: advantages and concerns., , , , , , , und . IEEE J. Solid State Circuits, 32 (6): 837-844 (1997)SRAM Local Bit Line Access Failure Analyses., , , , , und . ISQED, Seite 204-209. IEEE Computer Society, (2006)A low latency and low power dynamic Carry Save Adder., , , , , , , und . ISCAS (2), Seite 477-480. IEEE, (2004)A 1 MB Cache Subsystem Prototype With 1.8 ns Embedded DRAMs in 45 nm SOI CMOS., , , , , , , , , und 11 andere Autor(en). IEEE J. Solid State Circuits, 44 (4): 1216-1226 (2009)