( en | de | ru )

 

Disambiguierung von "Possani, Vinicius"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Improving LUT-based optimization for ASICs.

, , , , , , und . DAC, Seite 421-426. ACM, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Vinícius Liebel

Vinícius Maran

Vinicius Malatesta

Vinicius Mariano Carvalho

Vinicius Kannen Cardoso

 

Weitere Publikationen von Autoren mit dem selben Namen

Improving LUT-based optimization for ASICs., , , , , , und . DAC, Seite 421-426. ACM, (2022)Transistor Count Optimization in IG FinFET Network Design., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 36 (9): 1483-1496 (2017)Efficient transistor-level design of CMOS gates., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 191-196. ACM, (2013)Exact Benchmark Circuits for Logic Synthesis., , , , , , und . IEEE Des. Test, 37 (3): 51-58 (2020)Performance evaluation of optimized transistor networks built using independent-gate FinFET., , , , und . LASCAS, Seite 227-230. IEEE, (2016)Graph-Based Transistor Network Generation Method for Supergate Design., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 24 (2): 692-705 (2016)SAT-Sweeping Enhanced for Logic Synthesis., , , , , , , , und . DAC, Seite 1-6. IEEE, (2020)Exact Multi-Level Benchmark Circuit Generation for Logic Synthesis Evaluation., , , , , und . SBCCI, Seite 1-6. IEEE, (2018)NSP kernel finder - A methodology to find and to build non-series-parallel transistor arrangements., , , , , und . SBCCI, Seite 1-6. IEEE, (2012)Unlocking fine-grain parallelism for AIG rewriting., , , , , und . ICCAD, Seite 87. ACM, (2018)